Память в вычислительных системах презентация

Содержание


Презентации» Образование» Память в вычислительных системах
Память в вычислительных системах
 Кафедра ВТ, Туляков В.С.Характеристики запоминающих устройств
 Емкость.
 Разрядность.
 Способ доступа.
 Физический тип или типПростейшее ЗУ и его диаграмма работыИерархия ЗУКлассификация полупроводниковых ЗУОперативная память
 RAM (Random Access Memory) – память с произвольным доступом.SRAMСпособы организации ЗУ
 Структура 2D;
 Структура 3D;
 Структура 2DM;
 Блочные структуры;
Структура 2D
 ЗЭ образуют прямоугольную матрицуСтруктура 3D
 Используется принцип двухкоординатной выборки. Применяется в ЗУ с многоразряднойСтруктура 2DM
 Сочетает достоинства двух предыдущих.Блочные структуры ЗУ
 С увеличением емкости матрицы ЗЭ возрастают длины линийБлочная организация оперативной памятиУвеличение разрядности памяти на ИСМного портовые ОЗУ
 Обеспечивают возможность одновременного доступа к памяти двух устройствБуфер FIFOБуфер LIFOКруговой буферСхема взаимодействия процессора ОЗУ и кэш-памятиЗапоминающий элемент КМОПАсинхронная статическая памятьСтатическая память КМ185 РУ7Статическая память КМ185 РУ7Статическая память КМ185 РУ7Синхронная статическая памятьИскусственная энергонезависимость статических ЗУ для КМОПИскусственная энергонезависимость статических ЗУ – NV-SRAMДинамические ЗУ. Базовая структура запоминающей ячейкиОсобенности динамических ЗУ
 Поток обращений к динамическому ЗУ должен учитывать состояниеСчитывание и запись в динамической ячейке памятиВнешняя организация DRAMОрганизация микросхем динамической памятиСтруктурная схема динамической памятиСигналы RAS и CAS в управлении DRAMМетоды повышения быстродействия динамических ЗУ
 Быстрый страничный доступ. Используется принцип локальностиЭволюция оперативной памяти динамического типа
 FPM – Fast Page Mode –Асинхронная динамическая память FPM DRAM
 FPM – Fast Page Mode –Асинхронная динамическая память EDO DRAM
 EDO – Extended Data Out. РасширенноеАсинхронная динамическая память BEDO DRAM
 BEDO – Burst EDO – вариантНедостаток асинхронной динамической памяти
 Процессор ждет выполнение операций с памятью. ДругихПереход к синхронной динамической памяти. Особенности организации.
 Увязка операций с тактирующимиСинхронная динамическая память SDRAM
 Синхронизация входных и выходных сигналов с тактамиСинхронная динамическая память SDRAMСинхронная динамическая память DDR (Double Data Rate)
 DDR означает удвоенную скоростьСтруктура DDR SDRAM Samsung 128 МбитПамять DDR2 SDRAMМодули DDR2Память DDR3 SDRAM
 Логическое развитие DDR2. Стандарт принят в 2007 годуХарактеристики модулей DDR3Развитие технологии DDRRambus DRAM
 Применяется в графических и мультимедийных приложениях – там гдеRLDRAM (Reduced Latency DRAM)
 Идея – уменьшение длительности полного цикла обращенияFCRAM (Fast Cycle RAM)
 Идея – сегментация ядра памяти и выполнениеПерспективные ЗУ
 FRAM – ферроэлектрические.
 PFRAM – полимерно-ферроэлектрические.
 MRAM – магниторезистивные.Виды модулей оперативной памяти
 SIMM – (Single In-line Memory Module) -Виды модулей оперативной памяти
 DIMM (Dual In-line Memory Module) – печатнаяОрганизация памяти на модулях DIMM DDR2Виды модулей оперативной памяти
 RIMM (Rambus In-line Memory Module) – похожиЭнергонезависимые ОЗУ
 Микросхемы BBSRAM (Battery-Back SRAM) – обычные ОЗУ со встроенным



Слайды и текст этой презентации
Слайд 1
Описание слайда:
Память в вычислительных системах Кафедра ВТ, Туляков В.С.


Слайд 2
Описание слайда:
Характеристики запоминающих устройств Емкость. Разрядность. Способ доступа. Физический тип или тип носителя. Быстродействие. Способ организации. Стоимость.

Слайд 3
Описание слайда:
Простейшее ЗУ и его диаграмма работы

Слайд 4
Описание слайда:
Иерархия ЗУ

Слайд 5
Описание слайда:
Классификация полупроводниковых ЗУ

Слайд 6
Описание слайда:
Оперативная память RAM (Random Access Memory) – память с произвольным доступом.

Слайд 7
Описание слайда:
SRAM

Слайд 8
Описание слайда:
Способы организации ЗУ Структура 2D; Структура 3D; Структура 2DM; Блочные структуры; Структура видеопамяти; Буфер FIFO; Буфер LIFO; Буфер круговой; Кэш память;

Слайд 9
Описание слайда:
Структура 2D ЗЭ образуют прямоугольную матрицу

Слайд 10
Описание слайда:
Структура 3D Используется принцип двухкоординатной выборки. Применяется в ЗУ с многоразрядной – слойной организацией.

Слайд 11
Описание слайда:
Структура 2DM Сочетает достоинства двух предыдущих.

Слайд 12
Описание слайда:
Блочные структуры ЗУ С увеличением емкости матрицы ЗЭ возрастают длины линий выборки и записи-считывания и емкостные нагрузки на них. В результате снижается быстродействие.

Слайд 13
Описание слайда:
Блочная организация оперативной памяти

Слайд 14
Описание слайда:
Увеличение разрядности памяти на ИС

Слайд 15
Описание слайда:
Много портовые ОЗУ Обеспечивают возможность одновременного доступа к памяти двух устройств (Процессоров).

Слайд 16
Описание слайда:
Буфер FIFO

Слайд 17
Описание слайда:
Буфер LIFO

Слайд 18
Описание слайда:
Круговой буфер

Слайд 19
Описание слайда:
Схема взаимодействия процессора ОЗУ и кэш-памяти

Слайд 20
Описание слайда:
Запоминающий элемент КМОП

Слайд 21
Описание слайда:
Асинхронная статическая память

Слайд 22
Описание слайда:
Статическая память КМ185 РУ7

Слайд 23
Описание слайда:
Статическая память КМ185 РУ7

Слайд 24
Описание слайда:
Статическая память КМ185 РУ7

Слайд 25
Описание слайда:
Синхронная статическая память

Слайд 26
Описание слайда:
Искусственная энергонезависимость статических ЗУ для КМОП

Слайд 27
Описание слайда:
Искусственная энергонезависимость статических ЗУ – NV-SRAM

Слайд 28
Описание слайда:
Динамические ЗУ. Базовая структура запоминающей ячейки

Слайд 29
Описание слайда:
Особенности динамических ЗУ Поток обращений к динамическому ЗУ должен учитывать состояние в котором оно находится. Регенерация может быть циклической или после чтения.

Слайд 30
Описание слайда:
Считывание и запись в динамической ячейке памяти

Слайд 31
Описание слайда:
Внешняя организация DRAM

Слайд 32
Описание слайда:
Организация микросхем динамической памяти

Слайд 33
Описание слайда:
Структурная схема динамической памяти

Слайд 34
Описание слайда:
Сигналы RAS и CAS в управлении DRAM

Слайд 35
Описание слайда:
Методы повышения быстродействия динамических ЗУ Быстрый страничный доступ. Используется принцип локальности следования адресов. Не требуется смена установленного адреса полностью. Пакетная передача данных. Адрес формируется внутри самой схемы памяти с помощью специального счетчика. Технология DDR. Выдача и восприятие данных по обоим фронтам синхросигнала. Многобанковые структуры. Для ОП, которая требует время восстановления начального состояния после выполнения рабочего цикла. Конвейеризация трактов передачи данных.

Слайд 36
Описание слайда:
Эволюция оперативной памяти динамического типа FPM – Fast Page Mode – динамическая память с быстрым страничным доступом. EDO – Extended Data Out. Расширенное время удержания данных на выходе. BEDO – Burst EDO – вариант памяти с пакетным доступом. Синхронная динамическая память SDRAM. Синхронная динамическая память DDR (Double Data Rate). Память DDR2 SDRAM. Память DDR3 SDRAM. RDRAM. RLDRAM.

Слайд 37
Описание слайда:
Асинхронная динамическая память FPM DRAM FPM – Fast Page Mode – динамическая память с быстрым страничным доступом. ИДЕЯ – предполагается, что данные, к которым происходит обращение расположены последовательно в пределах одной строки матрицы памяти.

Слайд 38
Описание слайда:
Асинхронная динамическая память EDO DRAM EDO – Extended Data Out. Расширенное время удержания данных на выходе. Идея – повторяет принцип FPM , но на выходе микросхемы памяти устанавливают регистры защелки, которые хранят выбранные данные до прихода следующих. При этом может выполнятся следующая выборка. Используется статический буфер для считывания данных. На 15% эффективней FPM DRAM. Время обращения 45 нс. Максимальная скорость по каналу процессор память 264 Мбайт\сек. Выпускалась в конструктивах SIMM и DIMM-

Слайд 39
Описание слайда:
Асинхронная динамическая память BEDO DRAM BEDO – Burst EDO – вариант памяти с пакетным доступом. ИДЕЯ – считывать не единичные данные , а пакет или блок данных. В схему вводится счетчик столбцов.

Слайд 40
Описание слайда:
Недостаток асинхронной динамической памяти Процессор ждет выполнение операций с памятью. Других действий при этом он выполнять не может. Таким образом, производительность системы падает.

Слайд 41
Описание слайда:
Переход к синхронной динамической памяти. Особенности организации. Увязка операций с тактирующими сигналами. Буферизация адресов и данных. Многобанковые структуры. Пакетный режим. Конвейеризация тракта продвижения информации.

Слайд 42
Описание слайда:
Синхронная динамическая память SDRAM Синхронизация входных и выходных сигналов с тактами системного генератора. Но при этом управление памятью усложняется. Весь массив памяти делится на два банка. В одном происходит чтение, а в другом установка адреса - конвейер.

Слайд 43
Описание слайда:
Синхронная динамическая память SDRAM

Слайд 44
Описание слайда:
Синхронная динамическая память DDR (Double Data Rate) DDR означает удвоенную скорость передачи данных при вводе выводе. По переднему и заднему фронту синхросигнала.

Слайд 45
Описание слайда:
Структура DDR SDRAM Samsung 128 Мбит

Слайд 46
Описание слайда:
Память DDR2 SDRAM

Слайд 47
Описание слайда:
Модули DDR2

Слайд 48
Описание слайда:
Память DDR3 SDRAM Логическое развитие DDR2. Стандарт принят в 2007 году и к 2010 занял основную долю рынка. Возможная частота работы до 1800 МГц и выше. Питание 1.5 В.

Слайд 49
Описание слайда:
Характеристики модулей DDR3

Слайд 50
Описание слайда:
Развитие технологии DDR

Слайд 51
Описание слайда:
Rambus DRAM Применяется в графических и мультимедийных приложениях – там где надо выдать длинную последовательность слов. Это задача формирования изображения на экране. Основное новшество – 16 разрядный интерфейс для пакетной передачи данных. В формате пакета содержится адрес и данные. Ближе к HTи PCIE.

Слайд 52
Описание слайда:
RLDRAM (Reduced Latency DRAM) Идея – уменьшение длительности полного цикла обращения к памяти , за счет передачи адреса за один такт без RAS и CAS.

Слайд 53
Описание слайда:
FCRAM (Fast Cycle RAM) Идея – сегментация ядра памяти и выполнение одновременной адресации к ячейкам сегмента. Режим страничного доступа не поддерживается. Для некомпьютерных применений (телефоны). Резко снижена потребляемая мощность.

Слайд 54
Описание слайда:
Перспективные ЗУ FRAM – ферроэлектрические. PFRAM – полимерно-ферроэлектрические. MRAM – магниторезистивные.

Слайд 55
Описание слайда:
Виды модулей оперативной памяти SIMM – (Single In-line Memory Module) - печатная плата с односторонним краевым разъемом типа «слот» на 30 или 72 контакта. Емкость 256 к, 1,4,8,32,64 Мбайт. С контролем и без контроля на четность. Низкое быстродействие 60-70 нс.

Слайд 56
Описание слайда:
Виды модулей оперативной памяти DIMM (Dual In-line Memory Module) – печатная плата с двухсторонним разъемом типа слот 168 контактов. Для работы с 64 разрядной шиной данных. Емкость 16, 32, 64,128, 256, 512,1024 Мбайт. Время обращения 6-10 нс. Рабочая частота 100 и 133 МГц.

Слайд 57
Описание слайда:
Организация памяти на модулях DIMM DDR2

Слайд 58
Описание слайда:
Виды модулей оперативной памяти RIMM (Rambus In-line Memory Module) – похожи на модули DIMM, микросхемы памяти установлены с двух сторон платы, имеют специальные металлические экраны, требуют интенсивного охлаждения. Время обращения до 5 нс.

Слайд 59
Описание слайда:
Энергонезависимые ОЗУ Микросхемы BBSRAM (Battery-Back SRAM) – обычные ОЗУ со встроенным литиевым аккумулятором. Микросхемы NVRAM (Non-Volatile RAM) – в одном корпусе статическое ОЗУ и перепрограммируемая ПЗУ. Микросхемы FRAM (Ferroelectric RAM) – ферроэлектрическая память.


Скачать презентацию на тему Память в вычислительных системах можно ниже:

Похожие презентации