Шина LPC презентация

Шина LPC

Шина LPC LPC (Low Pin Count) – специализированная системная периферийная шина, предназначенная для подключения Legacy-устройств. Была разработана в 1992 году корпорацией Intel. Призвана заменить шину ISA, сохранив программную совместимость для системных и периферийных устройств, входящих в архитектуру IBM PC XT/AT. Шина является синхронной параллельной, мультиплексированной, с разрядностью 4 бита. Обычно используется для подключения единственного физического устройства – моста Super I/O, также может поддерживать IO-контроллеры, BIOS Firmware, аудиокодеки . Разъемов и карт расширения не существует.

Мост Super I/O

Состав моста Super I/O Обязательные компоненты моста Super I/O: Два приемопередатчика (UART), реализующие работу асинхронного последовательного порта COM (интерфейс RS-232s) Контроллер IEEE-1284, реализующий работу порта LPT Контроллер FDC, реализующий подключение флоппи-дисковода Контроллер порта джойстика (Game Port) Контроллер MIDI MPU-401 Контроллер порта IrDA (обычно использует один из UART) KBC – поддержка системной клавиатуры, а также мыши. Иногда реализован в основном чипсете, и тогда в Super I/O отключается Environmental, или HW Monitoring – мониторинг параметров системы. Оцифровка сигналов от источника питания, тахометров вентиляторов, термодиодов и терморезисторов и предоставление данной информации программисту. Впрочем, данная функция зачастую реализуется подключением Super I/O или другого контроллера к шине SMBus (частный случай I2O bus).

Состав моста Super I/O Часто мост Super I/O содержит: Дополнительные контакты для подключения внешних устройств (актуально для промышленных, серверных и др. применений) Интерфейс SPI для подключения микросхем типа Firmware Hub Контроллер Smart Card Контроллер RTC Интерфейс для чипа TPM или встроенную функциональность TPM Интеллектуальный контроллер управления вентиляторами Контроллер PECI – интерфейса подключения и отслеживания температуры по встроенным цифровым датчикам процессора Помимо LPC, мост Super I/O может подключать часть устройств по шине SMBus, если ее поддержка реализована.

Характеристики LPC Предназначена для подключения чипов на материнской плате. Синхронная, частота синхронизации 33 МГц, уровни напряжения совпадают с PCI 3.3V. Программно прозрачная, реализуется как мост PCI-LPC (PCI-ISA), отслеживающий все обращения за пределами пространства устройств PCI. Не поддерживает общий механизм конфигурирования и Plug&Play ввиду специфики подключенных устройств (с фиксированными адресами, заложенными в архитектуре системы). Топология – управляемая хостом шина, но чаще используется соединение «точка-точка».

Сигналы шины LPC Обязательные сигналы: LAD[3:0] – мультиплексированная шина команд, адреса и данных LFRAME# - сигнал границы кадра (подачи команды) LRESET# - сигнал сброса, берется с шины PCI LCLK – сигнал синхронизации, берется с шины PCI Всего 7 обязательных линий Дополнительные сигналы: LDRQ# - индивидуальная линия сигнала DMA/Bus Master (в рамках Super I/O отводится портам LPT и IrDA) SERIRQ# - линия прерывания устройства, не подключенного к PIC напрямую CLKRUN# - аналог сигнала в PCI LPME#, LPCPD# - управление питанием LSMI# - подача сигнала SMI

Протокол шины LPC – режим Slave Транзакция начинается с фазы Start, подкрепленной сигналом LFRAME#. При необходимости прерывания обмена сигнал LFRAME# понижается до выдачи всех необходимых фаз. Обмен выполняется блоками по 1, 2 или 4 байта. Адресация памяти 32-битная, портов – 16-битная. Ввиду 4-битной разрядности для передачи одного байта требуется 2 такта.

Фазы транзакции LPC Start – начало транзакции: 0000 – начало slave-обмена, запрос от хоста 0010 – разрешение доступа Bus Master для устройства 1 0011 – разрешение доступа Bus Master для устройства 2 1111 – завершение со стороны хоста 1101, 1110 – операции доступа к Firmware, для FWH CycleType/DIR – команда: Может подаваться устройством в режиме Bus Master 00х0 – чтение/запись портов 01х0 – чтение/запись памяти 10х0 – чтение/запись через DMA

(продолжение) ADDR – адрес, не используется в операциях DMA: Занимает 4 такта для портов и 8 тактов для адреса памяти Первым передается старший полубайт: Addr[31:28]->Addr[3:0] Подается хостом, кроме операций Bus Master TAR – цикл передачи управления, при чтении или операции Bus Master, занимает 2 такта DATA – передача данных, 2 такта (кроме DMA), младшим полубайтом вперед: Data[0:3]->Data[7:4] Sync – сигнал холостого хода, подается устройством, кроме случаев Bus Master: 0000 – конец холостого хода, последний такт 0101 – нормальный холостой такт 0110 – длительный холостой ход 1010 – ошибка 1001 – DMA канал еще содержит данные

Протокол шины LPC – DMA Запрос на открытие канала DMA подает устройство с помощью сигнала LDRQ#. У каждого логического устройства есть такая линия. Мост Super I/O поддерживает обычно одну такую линию – для LPT в режиме ECP. Хост, получив запрос, должен обратиться к контроллеру DMA за выделением запрошенного канала. Получив канал, хост начинает DMA-обмен.

(продолжение) Формат транзакции DMA изменен. Вместо фазы ADDR подается фаза Size: 00 – 8 bit 01 – 16 bit 11 – 32 bit Далее идет номер канала DMA (младшие 3 бита) и признак последнего байта (старший бит). При записи хост должен передавать управление устройству (TAR) по передаче каждого байта для получения фазы SYNC. При чтении хост передает управление устройству сразу же и ожидает от него сигнала SYNC и очередного байта. Сброс канала DMA передается в фазе SYNC либо по тому же протоколу, что и запрос (при неудаче инициализации обмена).

Протокол шины LPC – Bus Master Предусмотрено управление всего двумя мастерами. Цикл Bus Master начинает хост, давая соответствующую команду после Start и передавая (TAR) шину устройству. Запрос на Bus Master – по сути запрос DMA с каналом 4. Добавляется фаза Size после Addr. Передача ведется по 1, 2 или 4 байта без зазоров, сигнал SYNC подается только перед первым байтом (для чтения) или после последнего (для записи).