Организация ЭВМ и систем. Основные характеристики системы памяти. Кэш-память. (Лекция 10) презентация

Организация ЭВМ и систем Лекция № 10 Основные характеристики системы памяти Распределение адресного пространства Новые технологии памяти Кэш-память Типы кэш-памяти Особенности обновления информации в кэш-памяти

Организация интерфейса памяти Появления 32-разрядного МП определило использование 3 новых концепций организации интерфейса памяти. Расширение шины локальной памяти. Было использовано для увеличения емкости этой памяти по сравнению с тем, который мог быть на процессорной плате. Расслоение (интерливинг) памяти. Используется для повышения скорости следующих друг за другом обращений к памяти. Виртуальное управление памятью. В 32-разрядных МП два вида организации виртуальной памяти: Страничная Сегментная

Иерархия подсистемы памяти ПК Регистровая память (сверхоперативное запоминающее устройство). Буферная память (кэш-память – для согласования скорости работы ЦП и основной памяти). I-го уровня – L1 II-го уровня – L2 Основная память (ОЗУ, ПЗУ). Массовая (внешняя память).

Кэш-память Кэш-память представляет собой быстродействующее ЗУ, размещенное на одном кристалле с ЦП или внешнее по отношению к ЦП, служит высокоскоростным буфером между ЦП и относительно медленной основной памятью. Идея кэш-памяти основана на прогнозировании наиболее вероятных обращений ЦП к ОП. В основу такого подхода положен принцип временной и пространственной локальности программы. Кэш-память представляет собой 2 сверхоперативные памяти: Память отображения данных. Память тегов.

Для согласования содержимого кэш-памяти и ОП используют 3 метода записи: Для согласования содержимого кэш-памяти и ОП используют 3 метода записи: Сквозная – одновременно с кэш-памятью обновляется ОП. Буферизованная сквозная запись – информация задерживается в кэш-буфере перед записью в ОП и переписывается в ОП в те циклы, когда ЦП к ней не обращается. Обратная запись – используется бит изменения в поле тега, и строка переписывается в ОП только в том случае, если бит изменения равен 1.

Типы кэш-памяти

Типы кэш-памяти Кэш Гарвардской архитектуры – раздельные кэш-команд и кэш-данных. Кэш Принстонской архитектуры (Джона фон Неймана) – смешанные кэш-команд и кэш-данных.

Размер и эффективность кэш-памяти

Кэш ЦП МС 68020

Новые технологии памяти Для повышения быстродействия DRAM используются 2 основных схемотехнических решения: Включение в микросхемы динамической памяти некоторого количества статической памяти. Синхронная работа памяти и ЦП, т.е. использование внутренней конвейерной архитектуры и чередование адресов.

Новые технологи памяти CDRAM (Cache DRAM) EDRAM (Enhanced DRAM ) SDRAM (Synchronous DRAM) RDRAM (Rambus DRAM) EDO (Extended Data Out) DRAM BEDO DRAM (Burst EDO DRAM) DDR400SDRAM

FPM DRAM Идет последовательное обращение к ячейкам одной строки матрицы. При этом сигнал RAS# удерживается на низком уровне, а адрес строки выставляется на шине адреса всего один раз. Преимущество: экономим время - адрес строки выставляем один раз вместо четырех. Способность работать в таком режиме обеспечивает контроллер памяти. Преимуществами FPM позволяет воспользоваться конвейерная организация применяемая в процессорах Intel начиная с 80286. Стандартная память со временем доступа 60 нс при частоте системной шины 66МГц может обеспечить лучший режим 5-3-3-3. Время доступа внутри страницы - 35нс.

EDO DRAM Выходные данные сохраняются в специальном регистре - регистре-защелке. Считывание из него производится внешними схемами вплоть до спада следующего импульса CAS#. Время доступа внутри страницы снижается до 25нс, повышая производительность на 40%. Наилучший режим чтения - 5-2-2-2. Установка регистра-защелки практически не увеличивает стоимость микросхемы, однако ее применение дает эффект соизмеримый с установкой внешнего асинхронного кэша.

BEDO DRAM Является развитием конвейерной архитектуры. Кроме регистра-защелки появляется счетчик адреса колонок для пакетного цикла, что позволяет выставлять адрес колонки только в его начале, а в последующих передачах только запрашивать очередные данные. В результате удлинения конвейера выходные данные как бы отстают на один сигнал CAS#, зато следующие появляются без тактов ожидания. При этом стартовый адрес следующего пакета пересылается вместе с последним CAS# сигналом предыдущего. Наилучший цикл - 5-1-1-1. Если чипсет способен генерировать обращения к памяти в режиме смежных циклов, то выигрыш в производительности

SDRAM Synchronous (синхронная) DRAM синхронизирована с системным таймером, управляющим центральным процессором. Часы, управляющие микропроцессором, также управляют работой SDRAM, уменьшая временные задержки в процессе циклов ожидания и ускоряя поиск данных. Эта синхронизация позволяет контроллеру памяти точно знать время готовности данных. Таким образом, скорость доступа увеличивается благодаря тому, что данные доступны во время каждого такта таймера, в то время как у EDO RAM данные бывают доступны один раз за два такта, а у FPM - один раз за три такта. Технология SDRAM позволяет использовать множественные банки памяти, функционирующие одновременно, дополнительно к адресации целыми блоками.

RDRAM RDRAM - многофункциональный протокол обмена данными между микросхемами, позволяющий передачу данных по упрощенной шине, работающей на высокой частоте. RDRAM представляет собой интегрированную на системном уровне технологию. Ключевыми элементами RDRAM являются: модули DRAM, базирующиеся на Rambus; ячейки Rambus ASIC (RACs); схема соединения чипов, называемая Rambus Channel.

Direct Rambus Технология Direct Rambus - еще одно расширение RDRAM. Direct RDRAM имеют те же уровни сигналов (RSL: Rambus Signaling Level - уровень сигналов Rambus), но более широкую шину (16 бит), более высокие частоты (выше 800MHz) и улучшенный протокол (эффективность выше на 90%). Однобанковый модуль RDRAM будет обеспечивать скорость передачи 1.6Гбайт/сек, двухбанковый - 3.2Гбайт/сек. Direct Rambus использует два 8-битных канала для передачи 1.6Гбайт и 3 канала для получения 2.4Гбайт.

Direct Rambus – архитектура памяти

Вопросы для самоконтроля Какая память в ПК является самой быстрой? Объясните, в чем состоит принцип временной и пространственной локальности программы. Какая информация хранится в сегменте состояния задачи? Какие способы существуют для согласования содержимого кэш-памяти и основной памяти? Перечислите типы кэш-памяти. Какие схемотехнические решения используются для повышения быстродействия DRAM? В каких микросхемах динамической памяти используется включение некоторого количества статической памяти?

Вопросы для самоконтроля В каких микросхемах динамической памяти используется внутренняя конвейерная архитектура? В каких микросхемах динамической памяти используются множественные банки памяти, функционирующие одновременно? В каких микросхемах динамической памяти передача данных происходит по обоим уровням сигнала системного таймера?